

FUNDAMENTOS DE LA AUTOMATIZACIÓN Y LOGIX

Capítulo: 01 — Arquitectura, Hardware y Controladores

Plataforma: Allen-Bradley / Studio 5000 Logix Designer

Nivel: Técnico / Profesional

PROPÓSITO DEL CAPÍTULO

Proporcionar una visión integral y de aplicación directa en planta sobre la arquitectura de automatización basada en la familia ControlLogix y CompactLogix de Rockwell Automation. Este capítulo aborda desde el principio físico del escaneo de I/O hasta la integración en red EtherNet/IP de variadores PowerFlex y arrancadores de motor E300.

1. OBJETIVOS DE APRENDIZAJE

Conocimientos Teóricos

- Comprender la diferencia operativa entre un PLC convencional basado en registros y un PAC multitarea orientado a objetos (Logix).
- Analizar el ciclo de escaneo asíncrono en controladores ControlLogix/CompactLogix y el comportamiento de la memoria Tag.
- Identificar las especificaciones de redes EtherNet/IP, topologías DLR y mecanismos de mensajería I/O (Producida/Consumida e Explicit).

Habilidades Prácticas de Planta

- Configurar un árbol de I/O completo en Studio 5000 con módulos locales y remotos via EtherNet/IP.
- Diseñar e interpretar rutinas en Lenguaje Escalera (Ladder Logic) aplicando instrucciones estándar y estructuras de datos UDT.
- Diagnosticar fallas físicas y de red mediante códigos de estado en variadores PowerFlex y módulos de comunicación 1756-EN2T.

2. INTRODUCCIÓN A LA AUTOMATIZACIÓN LOGIX

En el contexto industrial moderno, la automatización ha evolucionado de simples relevadores electromecánicos a sistemas de Control Multidisciplinario (PAC - Programmable Automation Controller). La familia **Logix** de Allen-Bradley representa una arquitectura unificada que integra control discreto, de movimiento (Motion), de procesos y de seguridad dentro de un mismo entorno de programación: **Studio 5000 Logix Designer®**.

A diferencia de los PLCs tradicionales que procesan datos línea por línea de manera estrictamente síncrona, un PAC Logix opera mediante un sistema operativo multitarea en tiempo real (RTOS). Esto permite ejecutar tareas continuas, periódicas y por evento de forma independiente al tiempo de actualización de las entradas y salidas en la red, optimizando drásticamente el rendimiento en procesos de alta velocidad como líneas de embotellado, celdas robotizadas y plantas químicas continuas.

PUNTO CRÍTICO EN PLANTA

Comprender que la memoria en Logix se basa exclusivamente en **Tags (Etiquetas)** y no en direcciones físicas fijas (como N7:0 o B3:0 de las plataformas legacy SLC500/MicroLogix) es vital. Un tag mal estructurado o el desconocimiento del escaneo asíncrono puede generar inconsistencias de datos en procesos críticos.

3. ARQUITECTURA DE HARDWARE: CONTROLLOGIX VS COMPACTLOGIX

La plataforma Logix se divide principalmente en dos familias de hardware adaptadas a diferentes escalas de aplicación en planta, compartiendo exactamente el mismo motor de programación y sintaxis.

Característica	ControlLogix (Ej. Serie 1756-L8x)	CompactLogix (Ej. Serie 5380 / 1769-L3x)
Chasis / Racks	Requiere chasis físico (1756-A4, A7, A10, A13, A17). Backplane ControlBus de alta velocidad.	Sin chasis tradicional. Módulos montados en riel DIN (1769 o 5069 Compact I/O) conectados punto a punto.
Redundancia	Soporta Redundancia Total de CPU y Red (Módulos 1756-RM2) para aplicaciones de misión crítica.	No soporta redundancia nativa de CPU. Diseñado para máquinas independientes o celdas secundarias.
Capacidad I/O	Hasta 128,000 I/O digitales / 4,000 analógicas. Multiprocesamiento (varias CPU en un chasis).	Típicamente hasta 128 nodos EtherNet/IP y hasta 31 módulos locales (según el modelo específico).
Puertos Integrados	Las familias L8x incluyen puerto USB de programación y puerto EtherNet/IP de 1 Gbps integrado.	Incluyen doble puerto EtherNet/IP integrado con soporte de switch interno para topologías DLR.

4. CONCEPTOS FUNDAMENTALES DE CONTROL Y MEMORIA LOGIX

4.1. Memoria Basada en Tags

En Studio 5000, los datos se almacenan en variables con nombre llamadas **Tags**. Existen dos alcances (Scopes) principales:

- **Controller Scope (Alcance de Controlador):** Tags accesibles desde cualquier rutina de cualquier programa dentro del proyecto. Se usan para interconexión de I/O, comunicación HMI y variables globales.
- **Program Scope (Alcance de Programa):** Tags aislados dentro de un programa específico (MainProgram). Promueven la modularidad y evitan sobreescrituras accidentales entre programadores.

Tipos de Datos Atómicos (Data Types)

- **BOOL:** 1 bit (0 o 1 / False o True).
- **SINT:** Entero corto de 8 bits (-128 a 127).
- **INT:** Entero de 16 bits (-32,768 a 32,767).
- **DINT:** Entero doble de 32 bits (Estándar nativo de 32-bits en Logix).
- **REAL:** Valor de punto flotante de 32 bits (IEEE 754) para variables analógicas (temperatura, presión).

Estructuras de Datos complejas

- **UDT (User Defined Structures):** Estructuras personalizadas creadas por el usuario para agrupar variables de un mismo equipo (ej. `UDT\_Motor` con bits de Start, Stop, Fault y corriente REAL).
- **Arrays:** Arreglos multidimensionales de un mismo tipo de dato (ej. `Receta[10]` de tipo DINT).

4.2. El Ciclo de Escaneo Asíncrono (Asynchronous Scan Cycle)

A diferencia de los PLCs tradicionales donde el ciclo es síncrono (Lectura Entradas → Ejecución Programa → Escritura Salidas), en Logix la CPU procesa el programa de forma independiente a la actualización de las tarjetas de I/O. Las tarjetas actualizan sus datos en la memoria del controlador a un intervalo fijo denominado **RPI (Requested Packet Interval)** mediante la red o el backplane.

5. REDES INDUSTRIALES: ETHERNET/IP Y TOPOLOGÍA DLR

EtherNet/IP (Ethernet Industrial Protocol) es el estándar de comunicación de Rockwell Automation que implementa el protocolo CIP (Common Industrial Protocol) sobre capas estándar IEEE 802.3 y TCP/IP.



La topología **DLR (Device Level Ring)** permite conectar dispositivos en un anillo físico sin requerir switches externos administrados. En DLR, un dispositivo actúa como *Active Ring Supervisor*. Si un cable se corta, el supervisor detecta la falla en milisegundos (< 3ms) y habilita la ruta alternativa sin interrumpir la operación del proceso.

6. PROGRAMACIÓN EN LADDER LOGIC (STUDIO 5000)

El lenguaje Ladder (LD) representa gráficamente los esquemas eléctricos de relevadores. Las instrucciones procesan la continuidad lógica de izquierda a derecha en un renglón (Rung).

Instrucciones Básicas Bit a Bit y Timers

- **XIC (Examine If Closed):** `[-]` Evalúa Verdadero si el bit es 1.
- **XIO (Examine If Open):** `[/]` Evalúa Verdadero si el bit es 0.
- **OTE (Output Enable):** `( )` Escribe 1 si la lógica previa es V, o 0 si es F.
- **OTL / OTU:** Latched `(L)` y Unlatched `(U)`. Retienen estado.
- **TON (Timer On-Delay):** Acumula tiempo `(.ACC)` mientras la premisa sea V. Al alcanzar el `.PRE`, activa el bit `.DN`.
- **TOF (Timer Off-Delay):** Mantiene el bit `.DN` activo al perder la premisa durante el tiempo establecido.
- **RTO (Retentive Timer):** Retiene el valor `.ACC` aunque la premisa cambie a F hasta que se aplique una instrucción `.RES`.

REGLA DE ORO EN INGENIERÍA: USO DE OTE DUPLICADOS

NUNCA utilice la misma instrucción OTE asociada al mismo Tag en múltiples renglones del programa. Debido al escaneo secuencial, el último renglón analizado sobrescribirá el estado del bit, ignorando las condiciones de los renglones anteriores y causando comportamientos erráticos e inseguros en la máquina.

7. INTEGRACIÓN DE EQUIPOS DE CAMPO: POWERFLEX Y E300

En el entorno Studio 5000, los variadores de frecuencia **PowerFlex 525/755** y los arrancadores electrónicos de motor **Overload E300** se integran mediante archivos AOP (Add-On Profiles). Esto crea automáticamente estructuras de Tags I/O orientadas al control del equipo.

7.1. Control de un Variador PowerFlex 525 via EtherNet/IP

Al agregar un PowerFlex 525 al árbol de I/O de Studio 5000 con el nombre `VFD\_Conveyor`, el sistema genera automáticamente las etiquetas de control:

Rung 0: Lógica de Arranque y Control de Velocidad de Transporte

```
||--[ PB_Start ]----[/ PB_Stop ]----[/ VFD_Conveyor:I.Faulted ]------(
VFD_Conveyor:O.Start )--||
||      |
||      +---[ VFD_Conveyor:O.Start ]-----+
||
||--[ Always_ON ]-----[ MOV Target_Freq_Hz
VFD_Conveyor:O.FreqCommand ]--||
```

Tags de Salida (PLC → VFD)

- `VFD\_Conveyor:O.Start`: Bit de arranque (1 = Run).
- `VFD\_Conveyor:O.Stop`: Bit de paro activo en alto/bajo.
- `VFD\_Conveyor:O.ClearFault`: Pulso para resetear fallas.
- `VFD\_Conveyor:O.FreqCommand`: Comando de frecuencia en unidades escaladas (ej. 6000 = 60.00 Hz).

Tags de Entrada (VFD → PLC)

- `VFD\_Conveyor:I.Active`: Indica si el VFD está modulando.
- `VFD\_Conveyor:I.Ready`: VFD listo para recibir arranque.
- `VFD\_Conveyor:I.Faulted`: Indica falla activa en el drive.
- `VFD\_Conveyor:I.OutputFreq`: Frecuencia real de salida (Hz).
- `VFD\_Conveyor:I.OutputCurrent`: Corriente del motor (Amps).

7.2. Arrancador Electrónico E300 / E3 Plus

El relé de sobrecarga inteligente E300 protege motores trifásicos midiendo corriente de fase, desbalance, temperatura PTC y falla a tierra. Se comunica por EtherNet/IP y proporciona diagnóstico avanzado de mantenimiento predictivo (tiempo transcurrido de operación, número de arranques, porcentaje de capacidad térmica consumida `%TOL`).

BUENAS PRÁCTICAS EN REDES DE MOTOR CONTROL CENTER (MCC)

Configure la propiedad **"Hold Last State"** o **"Fault Action"** en los módulos E300 y PowerFlex. En caso de pérdida de comunicación en la red Ethernet, el equipo debe pasar a un estado seguro configurado (parada inmediata o mantenimiento de velocidad fija), evitando movimientos incontrolados.

8. DIAGNÓSTICO Y TROUBLESHOOTING INDUSTRIAL

El mantenimiento eficiente en planta requiere el uso estructurado del diagnóstico de software y hardware. La siguiente tabla condensa los síntomas más comunes en sistemas Logix y sus procedimientos de resolución:

Síntoma / Falla	Posible Causa Raíz	Método de Comprobación	Solución Recomendada
LED I/O Destellando en Rojo en la CPU	Pérdida de comunicación con un nodo del árbol de I/O (VFD, I/O remoto).	Navegar en Studio 5000 al árbol de I/O, identificar el dispositivo con signo de exclamación amarillo y revisar la pestaña "Connection Error Code".	Verificar cableado físico RJ45, switch industrial, presencia de alimentación en el nodo remoto y coincidencia de versión de firmware/AOP.
Falla Mayor de CPU (Major Fault T01:S60)	Desbordamiento de arreglo (Array Index Out of Bounds) o división por cero.	Revisar el registro de "Controller Faults" en Studio 5000 indicando la rutina y el número de renglón donde ocurrió el índice inválido.	Añadir lógica de validación de límites (instrucciones LIM) antes de direccionar indirectamente un arreglo <code>`Array[Pointer]`</code> .
PowerFlex indica Falla F007 (Motor Overload)	Sobrecorriente prolongada por atasco mecánico o rampas de aceleración cortas.	Medir corriente trifásica con gancho amperimétrico; verificar parámetro <code>`P033 [Motor OL Current]`</code> vs placa del motor.	Liberar carga mecánica, ajustar parámetros de placa de motor y revisar tiempo de aceleración (<code>`P041`</code>). Se debe esperar a que el motor se enfríe antes del Fault Reset.
E300 Trip por "Ground Fault"	Fuga de corriente a tierra en el devanado del motor o cableado de potencia.	Realizar prueba de aislamiento (Megger) al motor y cableado (desconectando el E300 para no dañar la electrónica).	Reparar el aislamiento del motor o cambiar el cable trifásico afectado. Si es un falso disparo, ajustar el umbral en la configuración CIP del E300.

9. BUENAS PRÁCTICAS DE INGENIERÍA (NIVEL SENIOR)

Estructuración del Código • Modularidad: Divida el proyecto por zonas físicas o funcionales utilizando Programas e Add-On Instructions (AOI). • Nomenclatura Estandarizada: Utilice notación CamelCase o guiones bajos claros: <code>`PMP_01_Start_PB`</code>, <code>`VALV_202_Open_LS`</code>. • Documentación: Inserte comentarios en cada Rung explicando <i>*por qué*</i> se ejecuta la lógica, no solo <i>*qué*</i> hace.	Gestión de Red y Memoria • Buffer de I/O: Copie las entradas físicas a Tags internos al inicio de la rutina (<code>`CPS Synchronous Copy`</code>) para evitar que cambien de estado a mitad del escaneo. • Ancho de Banda DLR: Deshabilite el tráfico Multicast innecesario en los switches Stratix e implemente IGMP Snooping para optimizar la red.
--	--

10. RESUMEN DEL CAPÍTULO

- La arquitectura **Logix** unifica el control en un motor de ejecución multitarea independiente del ciclo de escaneo de I/O.
- El almacenamiento de información utiliza exclusivamente **Tags** (estructurados con UDTs y arreglos) eliminando el direccionamiento por registros físicos.
- La comunicación industrial moderna se basa en **EtherNet/IP** con topologías en anillo **DLR** para alta disponibilidad sin pérdida de paquetes.
- Los variadores **PowerFlex** y arrancadores **E300** se integran en Studio 5000 como objetos nativos CIP con diagnósticos automáticos de falla.

11. EJERCICIOS PRÁCTICOS

Resuelva los siguientes ejercicios en su cuaderno de trabajo antes de consultar las soluciones al reverso.

Ejercicio 1: Nivel Básico (Lógica de Enclave y Temporización)

Diseñe el diagrama Ladder para controlar una bomba de agua (`PUMP\_01`). La bomba arranca con un botón momentáneo NA (`START\_PB`) y se detiene con un botón NC (`STOP\_PB`). Al arrancar, debe encenderse un indicador luminoso (`RUN\_LIGHT`). Si la bomba opera continuamente durante 10 segundos, debe encenderse una alarma de "Operación Normal" (`NORM\_TIME\_LIGHT`).

Ejercicio 2: Nivel Intermedio (Estructura UDT y Copiado de I/O)

Cree la definición de una UDT denominada `UDT\_VFD\_Control`. Incluya los campos necesarios para enviar comando de arranque, paro, referencia de frecuencia y recibir velocidad real y estado de falla. Escriba un renglón Ladder que mueva el dato analógico de un potenciómetro de entrada (`Local:1:I.Ch0Data`) escalado hacia la velocidad del variador.

Ejercicio 3: Nivel Avanzado / Troubleshooting

En una línea de embotellado, un motor impulsado por un PowerFlex 525 se detiene aleatoriamente sin mostrar falla en la pantalla del drive, pero el bit `VFD\_Conveyor:I.Active` se apaga en la rutina del PAC. Indique los 4 pasos sistemáticos para diagnosticar si el problema es de red CIP, lógica de enclavamiento o interbloqueo de seguridad de hardware (Safety Safe Torque Off).

12. SOLUCIÓN EXPLICADA DE EJERCICIOS

Solución Ejercicio 1: Renglones Ladder Explicados Paso a Paso

Rung 0: Circuito de Arranque y Paro con Memoria (Latch Eléctrico)

```
||--[ START_PB ]-----[/ STOP_PB ]------( PUMP_01 )--||
||      |                                                              |
||      +--[ PUMP_01 ]-----+-----+
```

Rung 1: Salida Visual e Inicio de Temporizador

```
||--[ PUMP_01 ]------( RUN_LIGHT )--||
||      |                                                              |
||      +-----[ TON Timer_Pump PRE: 10000 ACC: 0 ]--||
```

Rung 2: Salida de Indicación de Tiempo Cumplido

```
||--[ Timer_Pump.DN ]----- ( NORM_TIME_LIGHT )--||
```

Explicación: El Rung 0 utiliza la memoria del propio bit `PUMP\_01` en paralelo con el botón de arranque. Al presionar `STOP\_PB` (cuyo contacto físico es NC, por lo que su tag es 1 en reposo), la instrucción `[/]-` evalúa Falso y rompe la continuidad, apagando la bomba. El temporizador `TON` utiliza un PRESET de 10,000 milisegundos (10s).

13. EVALUACIÓN FINAL DEL CAPÍTULO

Examen Teórico-Práctico (Comprobación de Dominio)

1. ¿Qué ocurre si cambia el valor de un tag de entrada física en la mitad del ciclo de ejecución de una rutina en un controlador ControlLogix L8x?

Respuesta esperada: Dado el escaneo asíncrono, la memoria del Tag cambia inmediatamente cuando llega el paquete de red/backplane. Si no se usó un buffer de entrada (`CPS`), dos renglones en la misma rutina pueden evaluar la misma entrada física con valores diferentes en el mismo escaneo.

2. Mencione la función principal del Active Ring Supervisor en una red EtherNet/IP DLR.

Respuesta esperada: Bloquear el paso de tramas repetidas para evitar bucles de red en operación normal, y enviar tramas de baliza (Beacon packets) para detectar rupturas físicas en el cableado y reorientar el tráfico en < 3ms.

3. **Problema Práctico de Diagnóstico:** Se tiene un motor de 50 HP controlado por un arrancador E300. El motor no arranca y el tag `E300:I.DeviceFault` es 1. Al consultar los tags de estado, `E300:I.TripStatus.Bit3` está en 1. Describa el procedimiento paso a paso para identificar la falla física.

Solución Paso a Paso:

- Consultar el manual de parámetros CIP del E300 para el mapa de `TripStatus` (Bit 3 corresponde a *Current Imbalance / Falla de Fase*).
- Desconectar la energía principal y verificar el estado de los fusibles o interruptor termomagnético de potencia en el tablero.
- Comprobar la apriete de las bornas de potencia L1, L2, L3 y T1, T2, T3 en el arrancador.
- Medir la resistencia de devanados del motor con un multímetro para verificar simetría de fases.
- Una vez corregida la anomalía física, enviar un pulso al bit `E300:O.FaultReset` para rearmar el equipo.